MIPI CSI-2 接收器 IP 核心
適用於 MIPI CSI-2 影像感測器的 IP 核心
- MIPI CSI-2 接收器與解碼模組
- 可配置的 MIPI 通道數量
- 採用 AMD D-PHY IP
- 以可運作的參考設計形式交付，實現快速開發
建築
具備MIPI介面的影像感測器不僅應用於手機領域，更廣泛運用於工業與汽車領域。此類應用通常需透過FPGA進行控制與後續處理。本IP技術能協助將不同供應商的MIPI感測器與FPGA進行介面連接，其運作基礎建立於現有的D-PHY實作方案，此方案通常可從FPGA供應商處取得。 該IP以完整功能參考設計形式交付，運行於經認可的通用交付平台，並搭配兼容S2I MVDK及標準FPGA評估套件的MIPI FMC模組。此整合方案為相機設計提供簡易途徑。
資源使用
下載資源使用情況效益
配備 MIPI CSI-2 介面板的 MVDK
主要功能
- FPGA技術獨立
- PPI介面可連接不同D-PHY實現方案
- 可配置為 1、2 或 4 條資料通道
- 支援任意通道速率（受所用FPGA限制）
- RAW8、RAW10、RAW12、RAW14、RAW16 標準 MIPI 資料類型
- 內嵌式資料解碼
- 無需像素解壓縮即可直接輸出重新排序的位元組流
- AXI4-Lite從機控制介面
配送
該IP核心隨附完整的參考設計，適用於配備Zynq7或Ultrascale+ FPGA及IMX MIPI FMC模組的S2I MVDK開發套件。由於實體介面已由AMD D-PHY核心進行抽象化處理，因此可輕鬆將設計移植至其他FPGA平台，例如AMD 7系列FPGA。
可用模組
MIPI CSI-2 接收器 IP 核心以加密 VHDL 格式交付，亦可選用 VHDL 原始碼形式提供。本核心相容於 AMD Artix7、Kintex7、Zynq7 及 Ultrascale+ 系列 FPGA。MIPI CSI-2 接收器 IP 軟體庫以物件檔形式交付，亦可選用 C 語言原始碼形式提供。