GigE Vision 主機 IP 核心
GigE Vision 主機 IP 核心用於 FPGA
- 體積小巧
- 可自訂化
- 相容於 AMD 7 系列（及更新型號）與 Altera Cyclone 10 裝置（及更新型號）
- 支援 1 Gbps 至超過 10 Gbps 的傳輸速率
- 以獨立運作的完整功能參考設計形式交付
建築
GigE Vision 是一種基於知名乙太網路技術的視覺應用通訊標準協定。它能讓 GigE Vision 裝置與運行 TCP/IP 協定套件的個人電腦輕鬆介接。 Sensor to Image 提供一組 IP 核心與開發框架，用於建構基於 GigE Vision 介面的 FPGA 接收器產品。由於 GigE Vision 的高速特性（尤其在超過 1 Gbps 的傳輸速率下），接收器需要採用基於 FPGA 的嵌入式 GigE 核心高速實現方案。此 GigE Vision 核心組兼容 AMD 與 Altera 系列裝置。
資源使用
下載資源使用情況效益
廣泛支援的FPGA開發套件
Sensor to Image 的 FPGA IP 核心以完整運作的參考設計形式，搭載於 FPGA 開發套件中交付。我們支援 AMD、Altera 及 Microchip 等廠商的眾多現成套件。
包含 Sphinx SDK
一款功能豐富的軟體工具包，提供基礎元件以快速簡便地設計高效能視訊應用程式，同時僅需最低限度的CPU資源。此套件包含適用於Windows或Linux的濾鏡驅動程式與擷取函式庫，並附帶範例應用程式，其中包含符合GigE Vision/GenICam標準的檢視器。
多流支援
GigE Vision 主機 IP 具備透過單一鏈路接收多路數據流的能力。此功能對於從多台相機獲取影像數據極為實用。請注意，在此應用情境下，強烈建議於嵌入式 CPU 上運行 Linux 作業系統。
提供的參考設計
功能完備的參考設計：S2I 的 FPGA 解決方案以獨立運作的完整參考設計形式交付，該設計在經雙方確認的通用平台上運行，並整合 FPGA IP 核心。此設計能大幅縮短開發週期，在小巧體積下實現頂尖效能，同時保留足夠的設計彈性以供客製化調整。從感測器到影像的核心模組結構緊湊，為您的應用程式在 FPGA 中預留充足空間。
頂層設計
IP核心的第一個組件是頂層設計。它作為外部硬體（成像器、感測器、GigE PHY）與FPGA內部資料處理之間的介面。我們以VHDL原始碼形式交付此模組，可根據特定硬體需求進行調整。
軟體函式庫的 C 語言原始碼
GigE Vision IP 核心的嵌入式 GigE Vision 函式庫可選擇以原始碼形式提供。此功能有助於擴展功能，以支援較少使用的選配 GigE Vision 功能，或更精準地調整硬體需求。額外的驅動程式可使裝置支援 Linux 作業系統。
GigE 數據包分解器
GigE封包分離器從封包流中提取視訊與控制資料。該裝置將所有GigE Vision控制資料傳送至CPU系統，並以AXI串流形式輸出GigE Vision串流資料。
斯芬克斯 GigE Vision 伺服器
本交付內容包含 Sphinx GigE Vision Server，此為一款軟體相機模擬器。Sphinx GigE Vision Server 有助於快速熟悉設計流程，並展示如何與第三方相機進行通訊。
流處理模組
作為視訊處理的範例，參考設計配備了簡易顯示單元或圖案檢測模組，用以展示GigE封包分離單元所產出的視訊串流輸出功能。
FPGA整合式CPU
採用FPGA整合式CPU設計（MicroBlaze、NIOS、ARM、Risc V）執行多項非時效性網路與配置任務，同時實現GigE Vision控制協定（GVCP）。此軟體以C語言編寫，可由客戶進行擴充。
FMC介面擴充套件
為擴展各類參考板的功能，我們提供支援1G乙太網路與10G乙太網路（含NBaseT技術）的FMC擴充卡。