CoaXPress 裝置 IP 核心
CoaXPress 裝置 IP 核心用於 FPGA
- 相容於 AMD 7 系列（及更新版本）
- 相容於 Altera Cyclone 10 裝置（及更新版本）
- 相容於 Microchip PolarFire
- 體積緊湊
- 可自訂
- 支援 1 Gbps 至 100 Gbps 傳輸速率
- 以可運作參考設計形式交付
建築
CoaXPress（CXP）是一種基於廣泛使用的同軸電纜的視覺應用通訊標準協議。它能輕鬆實現相機與影像擷取卡之間的介面連接，並支援GenICam軟體標準。 Sensor to Image 提供一組 IP 核心與開發框架，用於建構基於 CoaXPress 介面的 FPGA 傳輸器。鑑於 CXP 的高速特性，發送端需採用嵌入式收發器實現基於 FPGA 的高速 CXP 核心。CXP 核心相容於 AMD 7 系列（及更新）裝置、Altera Cyclone 10 系列（及更新）裝置，以及 Microchip PolarFire 系列。
資源使用
下載資源使用情況效益
MVDK 機器視覺開發套件適用於 CoaXPress
Sensor to Image MVDK開發套件是一款適用於機器視覺應用的靈活評估平台。它支援CoaXPress主機與裝置參考設計，適用於搭載Altera與AMD FPGA的各類Enclustra FPGA模組。
光纖傳輸CoaXPress
另有獨立的CoaXPress-over-Fiber橋接器IP核心可用於光纖纜線，適用於更長距離、更高傳輸速率或更嚴苛的環境。
與 Coaxlink 幀擷取卡的無縫整合
Coaxlink 影像擷取卡提供卓越的支援。內建的 Memento 工具在除錯時極具助益。
提供的參考設計
功能完備的參考設計：S2I 的 FPGA 解決方案以獨立運作的完整參考設計形式交付，該設計在經雙方確認的通用平台上運行，並整合 FPGA IP 核心。此設計能大幅縮短開發週期，在小巧體積下實現頂尖效能，同時保留足夠的設計彈性以供客製化調整。從感測器到影像的核心模組結構緊湊，為您的應用程式在 FPGA 中預留充足空間。
頂層設計
IP核心的第一個組件是頂層設計。它作為外部硬體（成像器、感測器、CXP物理層）與FPGA內部資料處理之間的介面。我們以VHDL原始碼形式交付此模組，可根據客製化硬體需求進行調整。
FPGA整合式CPU
採用FPGA整合式CPU（MicroBlaze、NIOS、ARM、Risc V）執行多項非時效性控制與配置任務，並與CXP裝置/主機核心協作。此軟體以C語言編寫，客戶可輕鬆進行擴充。
影像擷取模組
參考設計中的視訊擷取模組透過測試圖案產生器模擬相機功能。此模組以VHDL原始碼形式交付，在最終相機設計中需替換為感測器介面與像素處理邏輯。
自訂設定
設計中的部分元件僅以二進位檔案形式提供（例如CXP控制協定函式庫），其餘元件則以原始碼形式交付。設計框架包含所有必要的設計檔案與核心元件，以及Vivado或Quartus專案檔案。該系統配置為具備可配置測試圖案產生器的CXP相機系統，並作為現成評估板的參考設計交付。 參考設計採用 AMD 或 Altera 開發工具（不包含在交付範圍內）。
FMC介面擴充模組
為擴展各類參考板的功能，我們設計了提供額外介面的 FMC（FPGA 夾層卡）。我們提供適用於 Microchip 或 Macom 晶片組的 CXP-6 與 CXP-12 硬體相容板卡。
CXP 封包編寫器
CXP串流介面接收來自視訊感測器輸出至CXP PHY的所有資料。其在串流通道上達到符合CXP規格的完整傳輸速率。 CXP控制介面負責接收與傳送所有來自CXP控制通道的數據，在CXP物理層之間進行傳輸，並依據CXP規範實現控制通道功能。CXP封包編譯器將所有數據傳送至CXP傳輸層控制器，該控制器實現與FPGA收發器的高速介面連接。此IP提供32位元或64位元寬數據路徑選項，以實現最佳資源與效能比。