GigE Vision 3.0 Device IP Core
适用于 FPGA 的千兆网 Vision 设备 IP 核
- 兼容 AMD UltraScale 系列（及更新版本）和 Altera Agilex 器件
- 结构紧凑，可定制
- 专为支持 10Gbps 和 25Gbps 速率而设计
- 采用 RoCEv2 RDMA 协议和 GenDC 有效载荷进行流式传输
- 以可运行的参考设计形式提供
建筑
GigE Vision 3.0 Device IP Core
千兆网 Vision 是一种基于广为人知的以太网技术的视觉应用标准通信协议。它能够轻松实现千兆网 Vision 设备与运行 TCP/IP 协议族的主机之间的互连。
千兆网 Vision 3.0 通过引入基于远程 DMA 协议 RoCEv2 的流式传输技术（特别是其“可靠连接发送”传输功能），满足了超过 10 Gbps 的数据速率需求。
Allied Vision 提供了一套 IP核及开发框架，用于构建基于千兆网 Vision 接口的 FPGA 发射器产品。鉴于千兆网 Vision 的高速特性，发送端需要基于 FPGA 的嵌入式千兆网核的快速实现方案。 千兆网 Vision 3.0 内核套件在 AMD UltraScale 系列（及更新版本）或 Altera Agilex 器件上可提供最佳性能。
资源使用情况
下载资源使用情况优势
包含 eGrabber SDK
一款功能丰富的软件工具包，提供构建模块，可快速、轻松地设计出仅占用极少 CPU 资源的高性能视频应用程序。 该工具包还包含支持千兆网 Vision 2 的滤波器驱动程序，支持千兆网 Vision 3 应用的 RoCEv2 功能，以及适用于 Windows 或 Linux 的采集库，并附带示例应用程序，其中包括一个符合千兆网 Vision/GenICam 标准的查看器。
了解 eGrabber
广泛支持的FPGA开发套件
Allied Vision 的 FPGA IP 核以 FPGA 开发套件上的完整参考设计形式提供。我们支持 AMD、Altera 和 Microchip 提供的多种现成开发套件。
提供的参考设计
功能完备的参考设计：Allied Vision 的 FPGA 解决方案以自成体系、功能完备的参考设计形式提供，该设计在商定的通用平台上运行，并集成了 FPGA IP核。这不仅最大限度地缩短了开发时间，还能在占用较小空间的同时实现卓越性能，同时为设计定制留有足够的灵活性。 Allied Vision 的 IP 核结构紧凑，可在 FPGA 中为您的应用预留充足空间。
自定义配置
设计中的部分组件仅以二进制文件形式提供（例如千兆网 Vision 控制协议库），而其他部分则以源代码形式提供。该设计框架包含所有必要的设计文件和内核，以及 Vivado 或 Quartus 项目文件。它被配置为一个带有可配置测试图案发生器的千兆网 Vision 相机系统。 该系统作为现成评估板的参考设计提供。参考设计使用 AMD 或 Altera 开发工具（不包含在交付范围内）。
支持远程DMA/RoCEv2
千兆网 Vision 3 的主要新功能是支持用于流传输的远程 DMA/RoCEv2。这将数据接收任务完全交由兼容 RoCEv2 的网卡处理，从而不再需要 CPU 参与。这使得数据速率能够超过 10G。
FMC 接口扩展
为了扩展各种参考板的功能，我们提供了支持NBaseT的10G以太网FMC卡。评估板上通常配备25G SFP28接口。
